Analiza și Sinteza Dispozitivelor Numerice

1. Tema: Sinteza circuitelor logice combinaţionale.

2. Scopul lucrării: Studierea practică şi cercetarea procesului de sinteză a circuitelor

logice combinaţionale. Deprinderi practice.

3. Sarcini de bază:

I. Sa se efectuieze minimizarea funcţiilor logice y1 şi y2. Pentru ambele funcţii sa se efectuieze sinteza circuitului logic în setul de elemente ŞI-NU;

II. Funcţia y1 se reprezintă în forma disjunctivă normală perfectă si in forma conjuctiva normala perfecta. Pentru forma disjunctivă normală perfectă sa se efectuieze sinteza circuitul logic în setul de elemente ŞI-NU;

III. Funcţia y2 se reprezintă în toate cele 8 forme normale;

Toate sarcinele date sa se efectueze pentru functiile urmatoare :

y1= ˅(0,1,5,6,7,8,10,12,14,15)

y2= ˅(1,2,4,8,9,10,11,12)

4. Teorie :

Orice circuit logic se caracterizează prin natura semnalelor de intrare, a celor de ieşire, prin clasele de funcţii intrare-ieşire şi prin natura prelucrărilor de date ce au loc în structura sa internă.

Din punct de vedere funcţional circuitele logie se împart în două clase: combinaţionale şi secvenţiale. Un circuit logic combinaţional (CLC) se caracterizează prin aceea că starea ieşirilor sale la un moment dat depinde numai de starea intrărilor sale în momentul considerat. Se mai spune că circuitele logice combinaţionale (CLC) sunt lipsite de memorie şi variabilele de ieşire nu sunt aplicate la intrare. Legătura între starea intrărilor şi starea ieşirilor circuitului este dată de funcţiile de transfer ale acestuia, denumite în ceast caz funcţii de comutare, care sunt funcţii booleene.

Sinteza unui circuit logic combinaţional (CLC) se realizează în următoarele etape:

- descrierea necesităţilor ce trebuie să le rezolve circuitul logic combinaţional (prin text, desen, diagrame, etc);

- reprezentarea acestei descrieri sub forma unui tabel de adevăr;

- deducerea funcţiilor logice şi minimizarea acestora;

- implimentarea acestor funcţii minimizate sub forma unor reţele de comutare prin intermediul circutelor integrate;

Implimentarea funcţiilor logice minimizate sub forma reţelelor de comutare poate fi realizată sau în forma disjunctivă (ŞI/SAU), sau în orice altă formă normală, adică ŞI-NU/ŞI-NU, SAU/ŞI-NU, SAU-NU/SAU, ŞI/SAU-NU, ŞI-NU/ŞI, SAU/ŞI, SAU-NU/SAU-NU.

Trecerea de la o formă normală la alta se efectuează prin utilizarea succesivă a formulelor lui De Morgan, avînd iniţial forma canonică disjunctivă normală (ŞI/SAU) şi forma canonică conjunctivă normală (SAU/ŞI) a funcţiei.

Minimizarea funcţiilor este necesară în procesul de sinteză a circuitelor numerice deoarece forma cea mai simplă (minimală) a unei funcţii va necesita cheltuieli minimale de aparataj la materializarea acestor funcţii.

Există mai multe metode de minimizare a funcţiilor logice. În cazul cînd numărul de variabile a funcţiei nu este mai mare decît 6 se utilizează metodele diagramelor Veitch-Karnaugh.

Diagramele Veitch-Karnaugh reprezintă nişte tabele numărul pătrăţelelor cărora este egal cu numărul de combinaţii posibile ale variabilelor pe care le poate avea funcţia ce trebuie minimizată. Pătrăţelele sunt aşezate ca cele care corespund combinaţiilor ce se pot alipi între ele şi se află în poziţii vecine. Orice alipire între două combinaţii vecine va rezulta următoarele: partea comună rămîne intactă (neschimbată), iar variabilele prin care se deosebesc dispar.

Într-o diagramă se pot alipi două combinaţii cu eliminarea unei variabile, patru combinaţii cu eliminarea a două variabile, opt combinaţii cu eliminarea a trei variabile, şaisprezece combinaţii cu eliminarea a patru variabile, treizeci şi două de combinaţii cu eliminarea a cinci variabile.

La minimizarea diagramelor Veitch-Karnaugh se completează astfel: în pătrăţelele care corespund combinaţiilor pentru care funcţia este egală cu 1 se înscriu unităţi, iar celelalte nu se completează. Alipirile se realizează în aşa fel ca numărul minimal de alipiri să cuprindă un număr maximal de unităţi.