Conversia din cod binar zecimal ponderat 5421 în cod binar zecimal neponderat 2 din 5

Introducere

Circuite logice combinaționale

Sunt definite ca fiind circuite de comutare care se caracterizează prin starea ieșirilor la un moment dat de timp să depindă în totalitate doar de starea intrărilor la momentul de timp considerat.

Legătura între starea intrărilor / ieșirilor circuitului este dată de funcția de transfer a acestuia. Suportul fizic utilizat în realizarea acestor circuite este destul de variat existând mai multe opțiuni de implementare printre care și cea cu elemente electronice de comutație stabilă.

Suportul utilizat în studiul acestor clase de circuite logice îl reprezintă rețeaua de comutare (schema logică) în care se face abstracție de elementele constructive ale componentelor circuitului avându-se în vedere doar propietățile lor funcționale.

Acest lucru face ca schema logică să aibă un grad mare de generalitate ceea ce îi permite sa fie utilizată in studiul unor clase largi de circuite logice combinationale. Modelul general (schema bloc generală) a unui circuit logic combinațional reprezentat printr-o rețea de comutare este :

Prin analiza circuitelor logice combinaționale reprezentate printr-o rețea de comutare (schemă logică) se înțelege determinarea expresiilor funcțiilor de ieșire z_1,z_2,z_m în funcție de mărimile de intrare x_1,x_2,x_n și de componența și configurația rețelei de comutare (numărul și tipul elementelor logice componente, modul de conectare al acestora, punctele de aplicare ale semnalelor ,,in”, numărul de nivele logice etc.)

Tema de proiect

Să se proiecteze un convertor de cod pentru conversia codului binar zecimal ponderat 5421 în codul binar zecimal neponderat „2 din 5” (logică combinaţională). Proiectul va cuprinde următoarele puncte:

a) Să se exprime funcţiile logice asociate circuitului combinaţional cu FCD (forma canonică disjunctivă), FCC (forma canonică conjunctivă), tabel de adevăr şi diagrame Karnaugh.

b) Să se obţină formele minime disjunctive şi conjunctive pentru funcţiile logice asociate convertorului de cod, (utilizând combinaţiile indiferente) prin metoda diagramelor Karnaugh; de asemenea se vor obţine formele minime disjunctive pentru două funcţii logice de ieşire 4, 5 şi prin metoda Quine-McCluskey.

c) Să se implementeze fiecare funcţie, independent, numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

d) Să se implementeze ansamblul funcţiilor logice numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

e) Să se implementeze ansamblul funcţiilor logice în următoarea variantă: primele două funcţii logice de ieşire cu porţi logice SAU-NU, realizate în tehnologia TTL, iar următoarele trei cu porţi logice SI-NU, realizate în tehnologia CMOS.

f) Să se implementeze ansamblul funcţiilor logice cu MUX-uri de 4 respectiv 16 căi (circuitele sunt realizate în tehnologia TTL).

g) Să se implementeze ansamblul funcţiilor logice cu DMUX-uri de 8 respectiv 16 căi şi porţi logice ŞI-NU în prima variantă, respectiv ŞI în a doua variantă (toate circuitele sunt realizate în tehnologia CMOS).

h) Să se calculeze timpii de propagare „intrare-ieşire”, pentru toate schemele logice obţinute.

i) Să se calculeze puterile disipate pentru toate schemele logice obţinute.

j) Să se compare soluţiile de implementare obţinute.

k) Se va face analiza, prin simulare, a tuturor schemelor logice obţinute utilizându-se pachetul de programe OrCAD.

Pe schemele logice obţinute se vor specifica tipul şi gradul de utilizare al fiecărui circuit integrat.