Extras din proiect
Să se proiecteze un convertor de cod de 4 biţi pentru conversia codului binar zecimal neponderat Gray în codul binar zecimal ponderat 8421 (logică combinaţională).Proiectul va cuprinde următoarele puncte:
a) Să se exprime funcţiile logice asociate circuitului combinaţional cu FCD (forma canonică disjunctivă), FCC (forma canonică conjunctivă) tabel de adevăr şi diagrame Karnaugh.
b) Să se obţină formele minime disjunctive şi conjunctive pentru funcţiile logice asociate convertorului de cod, (utilizând combinaţiile indiferente) prin metoda diagramelor Karnaugh; de asemenea se vor obţine formele minime disjunctive pentru două funcţii logice de ieşire şi prin metoda Quine-McCluskey.
c) Să se implementeze fiecare funcţie, independent, numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).
d) Să se implementeze ansamblul funcţiilor logice numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologiaTTL).
e) Să se implementeze ansamblul funcţiilor logice în următoarea variantă: primele două funcţii logice de ieşire cu porţi logice ŞI-NU, realizate în tehnologia TTL, iar următoarele două cu porţi logice SAU-NU, realizate în tehnologia CMOS.
f) Să se implementeze ansamblul funcţiilor logice cu MUX-uri de 8 respectiv 16 căi (circuitele sunt realizate în tehnologia TTL).
g) Să se implementeze ansamblul funcţiilor logice cu DMUX-uri de 8 respectiv 16 căi şi porţi logice ŞI-NU în prima variantă, respectiv ŞI în a doua variantă (toate circuitele sunt realizate în tehnologia CMOS).
h)Să se calculeze timpii de propagare „intrare-ieşire”, pentru toate schemele logice obţinute.
i) Să se calculeze puterile disipate pentru toate schemele logice obţinute.
j) Să se compare soluţiile de implementare obţinute.
k) Se va face analiza, prin simulare, a tuturor schemelor logice obţinute utilizându-se pachetul de programe OrCAD.
Pe schemele logice obţinute se vor specifica tipul şi gradul de utilizare al fiecărui circuit integrat.
Introducere
Circuitele logice combinaţionale (c.l.c.) sunt circuite fără memorie (independente de propriile stări anterioare), caracterizate prin faptul că semnalele de ieşire sunt combinaţii logice ale semnalelor de intrare, existând numai atâta timp cât acestea din urmă există.
Schema bloc a unui circuit logic combinaţional este dată în fig. 4.1, iar funcţiile de ieşire ale acestuia pot fi scrise sub forma:
yk = yk (x1, x2, ... , xn),
cu k = 1, 2, ... , m.
Schema bloc a unui c.l.c.
Prin analiza unui CLC se înţelege obţinerea expresiilor mărimilor de ieşire cunoscându-se setul variabilelor de intrare si configuraţia reţelei. Înţelegem numărul şi tipul de elemente logice care intră în componentă ,modul de conectare, punctul în care se aplică variabilele de intrare, numărul de nivele logice etc.
Analiza reţelelor CLC realizate cu elemente logice de tip inversor (ŞI-NU, SAU-NU): numărul maxim de elemente logice aflate între intrarea şi ieşirea reţelei determinã numărul de nivele logice ale acestuia. Numerotarea lor se face de la ieşire către intrare. Într-o reţea de comutare realizate cu elemente ŞI-NU respectiv SAU-NU s-a observat cã o variabilã de intrare apare negată în expresia ieşirii în cazul în care a parcurs un număr impar de elemente de inversare si necomplementată dacă a parcurs un număr par de astfel de elemente.
Convertoare de cod
Convertoarele de cod sunt circuite logice combinaţionale care permit transformarea unui cod binar în altul.
Fig 1.Schema bloc generală a unui convertor de cod
Convertorul de cod binar Gray- codul binar BCD
Fig 2.Schema bloc a convertorului de cod Gray in cod binar BCD
Preview document
Conținut arhivă zip
- Convertor de Cod Gray-BCD Zecimal.doc