Procesoare Numerice de Semnal

Proiectate initial pentru aplicatii audio/video precum codari si recunoasteri de imagini procesoarele numerice de semnal (DSP) si-au gasit aplicabilitatea si în domeniul controlului proceselor rapide. Sistemele de comanda numerica bazate pe DSP-uri, sunt perfect adaptate controlului aplicatiilor de mare viteza Arhitectura de principiu a unui astfel de sistem este prezentata în figura 3.

Arhitectura de tip Harward, ce asigura cai separate pentru cod si date, permite procesari simultane de date si instructiuni facilitând utilizarea tehnicilor pipe-line.

Unitatea ALU a unui DSP este caracterizata de existenta unui multiplicator hardware ceea ce permite efectuarea unei operatii de tip MAC (Multiply and Accumulate) pe durata unui singur ciclu instructiune, aspect deosebit de important în implementarea algoritmilor de prelucrare a semnalelor. O îmbunatatire importanta adusa odata cu folosirea DSP-urilor este si existenta unui set de instructiuni orientat spre tehnicile specifice procesarii semnalelor. Astfel dimensiunea programului si timpul de calcul se reduc considerabil.

Arhitectura DSP-urilor a cunoscut modificari importante, de fapt perfectionari plus completari cu implementari de noi functiuni. Daca spre exemplu primul procesor al firmei Texas Instruments, TMS320C10 continea doar unitatea CPU, RAM pentru date, ROM pentru programe si porturi I/O, unul dintre ultimele procesoare în virgula fixa venit în cadrul familiei, TMS320C54, contine unitatea CPU, RAM pentru date si pentru programe, ROM pentru programe, porturi I/O, ceas programabil, port serial full-duplex, optiune pentru Boot ROM, posibilitate de a adresa un spatiu mai mare de memorie exterioara si altele. Adaugând la toate aceste aspecte si faptul ca timpul pe ciclu instructiune a fost micsorat de la 160 ns la 25ns, ne putem da seama cât de larga este gama de procesoare de semnal disponibile la aceasta ora. Facilitatile de control ale întreruperilor sunt destul de limitate în cazul procesoarelor DSP. În aceste conditii este necesar a se prevedea un hard suplimentar, care sa poata permite programului. aplicatiei sa depisteze rapid cine a cerut o întrerupere si sa stabileasca matricea prioritatii de tratare a întreruperilor, daca este cazul.

.2. Categorii de procesoare procesoare

Dupa arhitectura si modul de functionare al unitatii de comanda procesoarele pot fi împartite in categoriile CISC, RISC si DSP. n continuare vom încerca sa comparam cele trei arhitecturi amintite:

- CISC - complex instruction set computer

- Setul de instructiuni este implementat prin microcod permitând instructiuni foarte complexe.

- Timpul de executie depinde de comanda sau de secventa de microcod ce trebuie executata si necesita mai multe cicluri de ceas.

- Se pot utiliza compilatoare dar in conducerea proceselor rapide acestea nu sunt foarte eficiente deoarece compilatorul nu poate exploata avantajul modurilor de adresare si al seturilor de instructiuni foarte complexe.

- Se interfateaza usor cu periferice specifice aplicatiilor de conducere ca: temporizator, ceas de garda, modulator PWM, UART, convertoare A/N si N/A, etc.

- Microprocesoarele (CISC) sunt cele mai ieftine si mai flexibile procesoare dar si cele mai lente.

- RISC - reduced instruction set computer

- Arhitectura de tip load-store:

- Operatiile de baza sunt efectuate între registre

- Operatiile ce implica transfer cu memoria sunt efectuate dupa ce data a fost încarcata într-un registru

- Incorporeaza structuri pipe-line care permit executia câtorva instructiuni in paralel, conducând la reducerea semnificativa a timpilor de executie (de regula o instructiune pe ciclu de ceas). Structura pipe-line permite ca în acelasi moment în procesor sa se execute mai multe instructiuni aflate în faze diferite. Majoritatea sistemelor RISC sunt organizate pe 5 nivele, permitând executia simultana a 5 instructiuni.

- IF (Instruction Fetch) extrage instructiunea din memorie

- ID (Instruction Decode) decodifica instructiunea extrasa anterior

- EX efectueaza operatiile asupra datelor si calculeaza adresele conform decodificarii anterioare

- MA (Memory Access) acceseaza data din memorie în cazul instructiunilor care implica transfer cu memoria

- WB (Write Back) scrie rezultatul în memorie la adresa specificata

Foarte multe controlere RISC au adoptat arhitecturi de tip Harward având spatii separate pentru adrese si date. În acest fel structura se reduce la 4 nivele, extragerea operanzilor fiind efectuata în paralel cu decodificarea instructiunii: IF, ID, EX, WB.