Layout-ul unui Tranzistor NMOS

Scopul lucrării

Lucrarea de laborator propusă urmăreşte familiarizarea cu conceptul de layout (forme şi trasee în siliciu) şi cu unele din etapele de realizare a unui proiect de layout de circuit integrat. Se va urmări realizarea layout-ului pentru tranzistoare MOS cu canal N şi verificarea regulior de proiectare impuse de fabricant, numită DRC (design rule checking).

Partea teoretică

Layout-ul unui circuit integrat, cunoscut şi sub numele de IC layout este reprezentarea (proiecţia) unui circuit integrat în planul suprafeţei sau o vedere de sus, în termeni de forme geometrice care corespund straturilor ori traseelor de semiconductor, oxid, polisiliciu, sau metal, care sunt elementele fizic componente ale unui circuit integrat.

Comportarea circuitului integrat rezultat la proiectare depinde în mare parte de poziţia şi interconexiunile dintre formele geometrice. Responsabilitatea unui inginer de layout este de a plasa şi conecta toate componentele ce formează un cip astfel încât ele să îndeplinească toate cerinţele impuse. Ţintele uzuale sunt performanţa, dimensiunea şi capacitatea lor de a fi fabricate.

Layout-ul trebuie să treacă o serie de verificări într-un proces numit verificare. Două sunt verificările cele mai uzuale: verificarea respectării regulilor de proiectare (Design Rule Checking, DRC) şi verificarea identităţii schemei electrice realizate în layout cu schema originală (Layout versus Schematic, LVS).

DRC – este un software utilitar care permite verificarea dacă porţiuni sau un cip complet respectă o serie de dimensiuni şi distanţe recomandate, furnizate de fabricantul de IC, numite Design Rules. Aceste reguli sunt specifice pentru fiecare proces de fabricaţie în parte. Un set de reguli de proiectare specifică restricţii de geometrie şi de conectivitate ca să asigure rezerve pentru variaţiile (erorile) procesului de fabricaţie. Astfel se asigură că cele mai multe din componentele integrate vor rezulta corecte iar fabricaţia nu va duce la rebuturi. O verificare cu succes de tip DRC spune că layout-ul corespunde din punct de vedere al regulilor de proiectare dar nu poate garanta că acel layout reprezintă cu precizie ceea ce proiectantul vrea să obţină.

Despre LVS se va discuta la Lucrarea 5.

La desenarea layout-ului şi la reguli se foloseşte deseori o unitate de măsură pentru dimensiune şi distanţă: λ – lambda. Ea este o „cuantă” pentru toate regulile de proiectare – toate distanţele şi dimensiunile trebuie să fie multipli întregi de λ. Folosirea lui λ ca unitate de măsură permite proiecte „scalabile” (cu dimensiuni reduse în anumite trepte). Regulile de scalare ne permit să creăm un nou proiect şi să fim convinşi că e valid (adică nu violează nici o regulă de proiectare) indiferent de valoarea în μm (1μm=10-6 metri) a lui λ . De exemplu, dacă un proiect a fost realizat folosind reguli cu λ, el poate fi fabricat imediat fie într-o tehnologie de 2μm (în acest caz 1λ =1μm), fie într-o tehnologie de 1μm (1λ =0.5μm). De aici apare avantajul lui λ – reutilizarea proiectelor realizate în tehnologii vechi pentru tehnologii noi, schimbând doar echivalentul în μm al lui λ.

Trebuie totuşi remarcat că în tehnologiile submicronice, scalabilitatea nu mai este în totalitate adevărată şi anumite reguli de proiectare se modifică. De aici apare necesitatea unor mici ajustări a unui proiect realizat pentru o tehnologie veche, atunci când este reutilizat într-o tehnologie nouă, submicronică. Însă volumul de muncă este mult mai mic decât cel de realizare a unui proiect în totalitate nou.

Un alt dezavantaj al regulilor λ este spaţiul ocupat mai mare al unui proiect realizat cu reguli λ decât a unui proiect realizat cu reguli μm. Acest lucru este cauzat de „cuantizarea” regulilor, în sensul rotunjirii lor la o valoare egală cu un multiplu întreg de λ.

Exemplu: o regulă în μm spune: lăţimea minimă pentru traseu de Metal1=0,8μm ,

regula în lambda spune (ştiind că 1λ =0,3μm): lăţimea minimă Metal1=3λ,

deci aplicând regula lambda lăţimea traseului Metal1 nu va fi cea minimă admisă de 0,8μm ci va fi de 3λ=0,9μm.