Layout-ul unui Tranzistor PMOS

Se vor parcurge acum aceleaşi etape ca la Lucrarea 2 însă adaptate la tranzistorul PMOS. Astfel, se va desena layout-ul tranzistorului PMOS. Se fac teste DRC.

Partea practică

Desenarea tranzistorului PMOS. Dimensiunile lui sunt W=2.1µm, L=0.7µm, iar coeficientul M de multiplicare al lăţimii canalului este 1 (Figura 2.3).

 Se creează o nouă celulă în programul L-Edit, din meniul Cell se alege opţiunea New şi de denumeşte noua celulă PMOS.

 Se desenează layout-ul conform Figurii 3.1.

Figura 3.1 Variantă de layout pentru tranzistor PMOS

Se observă straturile necesare ale unui tranzistor cu canal p:

p-select, active, poly, activ contact, poly contact şi metal 1 apoi n-well, n-select…(Fig.2.2). Stratul activ reprezintă zona unde se realizează oxidul de siliciu subţire. Stratul n-select reprezintă zona de contact cu rezistenţă mică (dopare n+) la n-well pentru aplicarea tensiunii celei mai mari (aici potenţialul VDD) şi care se pune deseori în apropiere sursa unui tranzistor PMOS (vezi curs).

Dimensiunile se calculează prin transformarea din µm în λ. Se observă că valorile pentru W şi L sunt multipli întregi de λ. Completaţi şi conexiunea metalică de la drenă la contactul de n-select (la VDD).

După desenarea tranzistorului se va efectua operaţia de verificare a respectării regulilor de proiectare (Design Rules Check). Astfel, se apasă butonul DRC din bara de meniu. Dacă apar (anunţate în fereastră) erori, cu ajutorul comenzii Find (sau se apasă Ctrl+F) se caută informaţiile de eroare comisă la un anumit strat cu Error layer. Prin apăsarea butonului Find next se caută următoarea eroare. După corectarea unei erori ştergerea informaţiilor de eroare de pe fereastra cu erori se face prin apăsarea butonului Clear error layer. Se repetă DRC-ul până nu mai apare nici o eroare.

Pentru obişnuirea cu acţiunea de corectare a erorilor se vor provoca acum intenţionat diverse tipuri de erori (care sunt numeroase când e vorba de un tranzistor minim), pe rând, prin:

- deplasarea unui dreptunghi (strat) spre marginea altuia,

- micşorarea unor dimensiuni de laturi ale unor straturi,

- desenarea unui strat n-select de tranzistor vecin (pe rând pe două direcţii cu n-well mărit corespunzător) şi apropierea lui de cel desenat complet,

- desenarea unui strat n-well de tranzistor vecin (pe rând pe două direcţii, una fiind spre poarta de polisiliciu) şi apropierea lui de cel desenat complet,

- desenarea unui alt strat p-select vecin (pe rând pe două direcţii, una fiind spre poarta de polisiliciu) şi apropierea lui.

Se salvează layout-ul tranzistorului PMOS (după eliminarea erorilor) în directorul Student şi închide la sfârşit fereastra DRC.