Proiect PAC

Partea I – Proiectarea şi analiza dinamică în SPICE a circuitului DFFNSR

1. Să se dimensioneze tranzistoarele MOS corespunzător tehnologiei date şi să se scrie netlist-ul SPICE al circuitului. (Netlist-ul se va scrie ierarhic folosind subcircuite).

2. Să se efectueze analiza tranzitorie a circuitului pentru a pune în evidenţă funcţionarea sa. La fiecare ieşire a circuitului se va considera cîte o capacitate de sarcină. Valorile pentru tensiunea de alimentare VDD, timpii de tranziţie TR ai formelor de undă de la intrări şi, respectiv, capacităţile de sarcină CL se vor adopta în funcţie de tehnologia impusă conform tabelului următor:

Tehnologie CMOS 0.13 μm 0.18μm 0.25μm 0.35μm 0.50μm

VDD 1.2V 1.8V 2.5V 3.3V 5V

TR 0.1ns 0.15ns 0.2ns 0.3ns 0.4n

CL 0.06pF 0.07pF 0.08pF 0.09pF 0.1pF

3. Determinaţi prin simulare parametrică şi folosind funcţii ţintă în Probe dependenţa timpilor de propagare a circuitului (de la intrarea de clock la ieşiri) în funcţie de capacitatea de sarcină (CL), respectiv în funcţie de timpul de tranziţie (TR) al formei de undă al intrării de clock. În ambele analize parametrice variaţia parametrilor se va face în intervalul (0.5 ... 1.5)* val. adoptată conform tehnologiei. Determinaţi şi notaţi pe graficele obţinute valorile întârzierilor de propagare corespunzătoare valorilor adoptate pentru CL şi TR.

Considerând că dependenţa timpilor de propagare în funcţie de CL este de forma:

tptotal = tpintrinsec + Kload*CL

determinaţi pe baza graficelor obţinute valorile pentru tpintrinsec şi Kload şi completaţi un tabel de felul următor (tpintrinsec corespunde valorii CL=0pF):

Descriere tpLH tpHL

tpLHintrinsec Kload tpHLintrinsec Kload

CK → Q

CK → QN

4. Determinaţi prin simulare parametrii de constrângere SETUP_TIME, HOLD_TIME şi durata minimă a pulsului MINPW pentru pinii de intrare specificaţi în tabelul următor:

Pin intrare Parametru constrângere Durată interval [ps]

D SETUP_TIME_LH→CLK

SETUP_TIME_HL→CLK

HOLD_TIME_LH→ CLK

HOLD_TIME_HL→ CLK

CKN MINPW_HIGH

MINPW_LOW

Pentru simulările efectuate la fiecare din punctele 2, 3 şi 4 se vor prezenta schema de test, fişierul SPICE (.cir) şi formele de undă sau caracteristicile reprezentative pe baza cărora s-au determinat parametrii ceruţi în tabele.

Mai jos sunt prezentate descrierea, schema bloc şi tabelul de funcţionare al circuitului.

Circuitul DFFNSR este un bistabil D cu intrari asincrone de Set (SN) si Reset (RN) active pe nivelul 0 Logic. Circuitul este secvential, functionarea acestuia facandu-se sincron cu semnalul de ceas CKN pe palierul negativ al acestuia. (cu exceptia comenzilor SN si RN care sunt independente de semnalul de ceas).

Pentru dimensionarea subcircuitelor (portilor logice: inversor, nand cu 2 intrari , nor cu 2 intrari si inversorul comandat), vom sintetiza o analiza parametrica a dimensiunilor tranzistoarelor, dupa cum urmeaza. Alegerea dimensiunilor se va face pe baza valorii tensiunii de tranzitie din iesire.

Pentru fiecare tip de poartă logică se ajunge la o relaţie între latimile tranzistoarelor, Wn si Wp. Deoarece exista o singura relatie si sunt doua necunoscute, se adopta valoarea uneia dintre acestea, si anume, se adopta fie valoarea pentru Wn, fie pentru Wp, in functie care dintre acestea este mai mica. De exemplu, la inversor se adopta valoarea pentru Wn deoarece din conditia Wp/Wn=2 rezulta ca Wn este mai mica decat Wp.

În general, lăţimile W ale tranzistoarelor MOS sunt mai mari decat lungimea L a canalului. În practică, valoarea minima a lăţimii W a canalului unui tranzistor MOS este in functie de tehnologie adoptata (L) si este aproximativ data de relatia:

Wmin = (1.2 ...1.4)L

A). INVERSORUL:

.subckt inversor 1 2 3

Mp1 3 1 2 2 CMOSP L=0.13u W=0.66u

Mn1 3 1 0 0 CMOSN L=0.13u W=0.3u

.ends

B). NAND2 :

.subckt NAND2 1 2 3 4

Mp1 4 2 3 3 CMOSP L=0.13u W=0.49u

Mp2 4 1 3 3 CMOSP L=0.13u W=0.49u

Mn1 4 1 5 5 CMOSN L=0.13u W=0.3u

Mn2 5 2 0 0 CMOSN L=0.13u W=0.3u

.ends

C)NOR2 :

.subckt NOR2 1 2 3 4

Mp1 5 1 3 5 CMOSP L=0.13u W=1.98u

Mp2 4 2 5 3 CMOSP L=0.13u W=1.98u

Mn1 4 1 0 0 CMOSN L=0.13u W=0.3u

Mn2 4 2 0 0 CMOSN L=0.13u W=0.3u

.ends