Documente publicate de Bogdana Aurica Cîrstea

Unitate aritmetică și logică în VHDL și simulare

1. Rezumat Obiectivul acestui proiect l-a constituit proiectarea, utlizând circuite elementare, a unei unităţi aritmetice şi logice şi simularea modelului funcţional. Unitatea aritmetică şi logică proiectată implementează operaţiile aritmetice, logice şi pe biţi elementare pentru numere întregi reprezentate în... citește mai departe